Les EPYC Rome et Milan gèrent 8 canaux de mémoire DDR4.
La prochaine génération de processeurs EPYC, nom de code Genoa, marquera une belle évolution par rapport aux gammes Rome et Milan : architecture CPU Zen 4, gravure en 5 nm, jusqu’à 96 cœurs / 192 threads, DDR5 et PCIe 5.0. AMD a confirmé ces caractéristiques en novembre dernier. Toutefois, les documents dérobés à Gigabyte en août évoquaient aussi une prise en charge de 12 canaux mémoire ; une donnée qui figure dans un récent patch EDAC (Error Detection and Correction) publié par AMD.
Les correctifs stipulent que les puces EPYC 7004 supporteront jusqu’à 12 canaux mémoire par socket, contre 8 pour les serveurs AMD existants. Le nombre de DIMMs par canal (DPC) supportés reste en revanche incertain. Le pilote précise que les EPYC Genoa prennent en charge la RDDR5 (Registered DDR5) et la LRDDR5 (Load-Reduced DDR5).
AWS propose désormais des processeurs AMD EPYC de troisième génération dans les instances EC2 M6a
6 To, voire 12 To ?
En principe, douze canaux de mémoire DDR5 fait passer la bande passante à 460,8 Go/s contre 204,8 Go/s pour les EPYC Milan. En fonction de la capacité des barrettes, un système serait susceptible d’embarquer 6 To de mémoire au lieu de 4 To actuellement. Dans le cas d’un support de deux RDIMM par canal, la capacité maximale serait de 12 To de DDR5.
| Gamme EPYC | 7001 “Naples” | 7002 “Rome” | 7003 “Milan” | 7004 “Genoa” |
| Année de lancement | 2017 | 2019 | 2021 | 2022 |
| Architecture | 14nm Zen | 7nm Zen2 | 7nm Zen3 | 5nm Zen4 |
| Socket | SP3 (LGA4094) | SP3 (LGA4094) | SP3 (LGA4094) | SP5 (LGA-6096) |
| Modules/Chiplets | 4x CCD | 8x CCD + 1x I/0 | 8x CCD + 1x I/O | 12x CCD + 1x I/O |
| Nombre maximal de cœurs | 32C/64T | 64C/128T | 64C/128T | 96C/192T |
| Fréquence max | 3,8 GHz | 3,9 GHz | 4,1 GHz | TBC |
| Support mémoire | 8c DDR4-2666 ECC | 8c DDR4-3200 ECC | 8c DDR4-3200 EEC | 12c DDR5-5200 ECC |
| Lignes PCIe | 128x Gen3 | 128x Gen4 | 128x Gen4 | 128x Gen5 |
| TDP max | 200W | 280W | 280W | 320W |
Source : Tom’s Hardware US
