Thèmes :
Les processeurs EPYC au cœur de nombreux systèmes du TOP500, dont 4 des 10 premiers.
17/11/2021
L'objectif : une interface NVMe unifiée pour les HDD et SSD.
11/11/2021
Des annonces dans les domaines de l’automobile, du supercalcul, et de la collaboration numérique ; mais le clou du spectacle, c'est Toy Jensen.
09/11/2021
Avec plusieurs mois d'avance sur le supercalculateur américain Frontier.
01/11/2021
L'entreprise a également conclu un partenariat avec SiPearl pour équiper des supercalculateurs européens d'accélérateurs Ponte Vecchio.
28/10/2021
Un choix motivé par la nécessité de consolider et de maintenir l'approvisionnement des produits à fort volume selon Intel.
27/10/2021
Troisième amélioration majeure de la famille 5 nm aux dires de TSMC.
Une bande passante par puce de 819 Go/s.
22/10/2021
Le fondeur coréen amorce la transition vers des transistors GAA.
09/10/2021
Aucun changement majeur ou nouvelles fonctionnalités ne peuvent être apporté ni ajoutées désormais.
07/10/2021
Une puce à un million de neurones programmables conçue sur le procédé de fabrication Intel 4 (7 nm EUV).
03/10/2021
Sur vingt jours d’exploitation en Afrique, le taux de disponibilité s'élève à 99,9 %.
16/09/2021
Mais le cas échéant, l'entreprise ne ferait que répondre à une demande de ses clients.
Vortex, un projet qui permet une prise en charge de CUDA sur une architecture GPU RISC-V.
08/09/2021
Elle n'était que de 4 % en 2019.
À l’avenir, les puces Apple Silicon pourraient ne pas être circonscrites à l’architecture Arm.
06/09/2021
La stratégie d’émancipation de Google en matière de puces ne se limitera pas aux seuls smartphones Pixel.
03/09/2021
Un seul système CS-2 est capable de gérer une couche d'un réseau neuronal à 120 billions de paramètres.
25/08/2021
Des interconnexions TSV offrant une efficacité énergétique 3 fois plus élevée et une densité 15 fois supérieure à celles des micro-bosses 3D.
24/08/2021
De la DDR5 TSV 8H haute de seulement 1 mm, alors que la DDR4 TSV 4H mesure 1,2 mm.
23/08/2021
Elle couple la densité de la mémoire QLC à la vitesse de la mémoire SLC.
12/08/2021
Un robot bardé de capteurs capable de courir à une vitesse maximale de 3,2 m/s.
Des détails sur l’interconnexion entre ce cache 3D vertical et le CCD.
09/08/2021
Pour y parvenir, Intel met en place une modulation PAM-3 qui transfère 3 bits sur 2 cycles.
02/08/2021
Et mentionne aussi de la mémoire à 8 bits par cellule.
28/07/2021
👉 Vous utilisez Google News ? Ajoutez Tom's Hardware sur Google News pour ne rater aucune actualité importante de notre site.