Les P670 et P470, tous deux conçus en 5 nm.
SiFive a annoncé deux nouveaux cœurs de processeurs RISC-V, les SiFive Performance P670 et P470. Selon la société, ils visent à répondre aux “besoins de haute performance et d’efficacité dans une petite taille pour les dispositifs comme les wearables, la maison intelligente, l’automatisation industrielle, l’AR/VR et autres appareils grand public”.
Ces produits permettent de faire fonctionner ensemble jusqu’à 16 cœurs. Ils supportent la virtualisation, y compris une IOMMU distincte pour accélérer les E/S des périphériques virtualisés, et bénéficient d’une implémentation vectorielle Out-of-Order basée sur la spécification RISC-V Vector v1.0 ratifiée l’année dernière. Par ailleurs, ce sont les premiers à prendre en charge les nouvelles extensions de cryptographie vectorielle RISC-V.
Pour son HPSC, la NASA a choisi des cœurs CPU RISC-V SiFive
Deux processeurs 5 nm
Le P670 et le P470 sont tous deux basés sur le nœud de gravure 5 nm. Le premier succède au P650. Le P670 est un cœur de processeur de type performance capable d’atteindre une fréquence de 3,4 GHz. Le P470 est plutôt orienté efficacité. Ils peuvent bien sûr être mariées au sein de conception de type big.LITTLE, à la manière des processeurs Arm dans les smartphones / tablettes, ou des processeurs Intel désormais. La société précise en effet : “Le P470 a été conçu pour servir également de compagnon au processeur P670 pour les applications exigeantes qui nécessitent un partage des ressources de calcul tout en optimisant la consommation d’énergie.”
Chris Jones, vice-président des produits de SiFive, déclare : “Les P670 et P470 sont spécifiquement conçus pour, et capables de gérer les charges de travail les plus exigeantes pour les wearables et autres applications grand public avancées. Ces nouveaux produits offrent de puissantes performances et une densité de calcul pour les entreprises qui cherchent à se mettre à jour à partir d’anciens ISA. Nous avons optimisé ces nouveaux produits RISC-V Vector pour qu’ils apportent les améliorations de performance et d’efficacité que l’industrie réclame depuis longtemps, et nous sommes en train de les évaluer avec un certain nombre de clients de premier plan. De plus, comme l’activation en amont du RISC-V a commencé dans le cadre du projet Android Open Source (AOSP), les concepteurs disposeront d’un choix et d’une flexibilité inégalés lorsqu’ils envisageront les implications concrètes de cette plateforme pour les conceptions futures.”
Source : SiFive
