{"id":548411,"date":"2019-10-23T11:00:28","date_gmt":"2019-10-23T09:00:28","guid":{"rendered":"https:\/\/www.tomshardware.fr\/?p=548411"},"modified":"2023-06-22T17:45:34","modified_gmt":"2023-06-22T15:45:34","slug":"amd-les-processeurs-epyc-rome-zen2-taquinent-les-40-millards-de-transistors","status":"publish","type":"post","link":"https:\/\/www.tomshardware.fr\/amd-les-processeurs-epyc-rome-zen2-taquinent-les-40-millards-de-transistors\/","title":{"rendered":"AMD\u00a0: les processeurs EPYC Rome Zen2 taquinent les 40 milliards de transistors"},"content":{"rendered":"\n
En ao\u00fbt dernier, AMD a officiellement annonc\u00e9 ses processeurs EPYC Rome Zen2<\/a>. Ces monstrueuses puces en 7 nm, dont le mod\u00e8le phare, l\u2019EPYC 7742<\/a>, embarque 64 c\u0153urs, s\u2019adressent aux centres de cloud computing et de calcul haute performance (HPC). Ces processeurs sont fournis en transistors, puisque chaque IOD en contient 8,34 milliards. Sur l\u2019ensemble du package, le nombre monte \u00e0 39,54 milliards de transistors ! Pour bien comprend ces nombres, un petit rappel de l\u2019architecture de ces EPYC Rome Zen2 s’impose. Les puces se composent de 9 matrices, connues sous le nom de MCM (Multi-Chip-Module). Ces 9 MCM comprennent 8 CCD (Compute Core Dies) et un IOD (Input\/Output die). Chaque CCD est compos\u00e9 de 2 CCX (Compute Core Complex) arm\u00e9s de 4 CPU Zen2 avec leur propre cache L2 respectif et un cache L3 partag\u00e9. D\u2019ailleurs, pour Zen3, AMD envisagerait d\u2019unifier le cache L3 pour les huit c\u0153urs des CCD. Enfin, l\u2019Infinity Fabric relie les 8 CCD \u00e0 la puce d’E\/S.<\/p>\n\n\n\n
<\/p>\n\n\n\n