{"id":791942,"date":"2023-05-05T19:40:00","date_gmt":"2023-05-05T17:40:00","guid":{"rendered":"https:\/\/www.tomshardware.fr\/?p=791942"},"modified":"2023-07-07T20:56:02","modified_gmt":"2023-07-07T18:56:02","slug":"neo-semiconducteur-lance-sa-3d-x-dram","status":"publish","type":"post","link":"https:\/\/www.tomshardware.fr\/neo-semiconducteur-lance-sa-3d-x-dram\/","title":{"rendered":"Neo Semiconductor lance sa 3D X-DRAM, de la DRAM qui ressemble \u00e0 de la flash NAND"},"content":{"rendered":"\n
En ao\u00fbt 2021, l\u2019entreprise Neo Semiconductor, bas\u00e9e \u00e0 San Jose, brevetait la 3D X-DRAM<\/a>. Elle a publi\u00e9 un communiqu\u00e9 il y a deux jours annon\u00e7ant le lancement de cette m\u00e9moire qu\u2019elle pr\u00e9sente carr\u00e9ment comme un \u00ab game changer \u00bb<\/em> dans l\u2019industrie de la m\u00e9moire.<\/p>\n\n\n\n \u00c0 lire > TSMC pr\u00e9voit d\u2019investir 10 milliards d\u2019euros pour construire une usine de fabrication en Europe<\/a><\/strong><\/p>\n\n\n\n Concr\u00e8tement, comme nous l\u2019expliquions dans la pr\u00e9c\u00e9dente actu consacr\u00e9e \u00e0 cette 3D X-DRAM, cette m\u00e9moire vise \u00e0 combiner le meilleur de la SLC (Single-Level Cell<\/em>) et de la QLC (Quad-Level Cell<\/em>) : la vitesse de la premi\u00e8re et la densit\u00e9 de la seconde. Le communiqu\u00e9 de Neo Semiconductor stipule ainsi que cette \u00ab premi\u00e8re DRAM 3D de type NAND au monde vise \u00e0 r\u00e9soudre le probl\u00e8me du goulot d’\u00e9tranglement de la capacit\u00e9 de la DRAM et \u00e0 remplacer l’ensemble du march\u00e9 de la DRAM 2D \u00bb.<\/p>\n\n\n\n La soci\u00e9t\u00e9 explique que la 3D X-DRAM est la premi\u00e8re structure de r\u00e9seau de cellules DRAM 3D de type NAND bas\u00e9e sur la technologie des cellules \u00e0 corps flottant sans condensateur et qu\u2019elle peut \u00eatre fabriqu\u00e9e \u00e0 l’aide du processus 3D NAND-like actuel. Elle ne n\u00e9cessite qu’un seul masque pour d\u00e9finir les trous de la ligne de bits et former la structure cellulaire \u00e0 l’int\u00e9rieur des trous, ce qui \u00ab simplifie les \u00e9tapes du processus et offre une solution \u00e0 grande vitesse, \u00e0 haute densit\u00e9, \u00e0 faible co\u00fbt et \u00e0 haut rendement \u00bb.<\/p>\n\n\n\n A lire aussi, les derni\u00e8res actualit\u00e9s en mati\u00e8re de stockage :<\/strong><\/p>\n\n\n\n Selon les estimations de Neo, la technologie 3D X-DRAM peut atteindre une densit\u00e9 de 128 Gbit avec 230 couches, soit huit fois la densit\u00e9 DRAM actuelle. Comme montr\u00e9 sur la diapositive ci-dessous, Neo Semiconducteur ambitionne des circuits int\u00e9gr\u00e9s de 1 Tbit d\u2019ici 2030. En pratique, cela ouvrirait la voie \u00e0 des dispositifs DIMM de 2 To (deux rang\u00e9es de huit puces) assez facilement. Pour la comparaison avec de la DRAM 2D, les solutions de m\u00e9moire DDR4 plafonnent \u00e0 128 Go par module DIMM (32 circuits int\u00e9gr\u00e9s de 32 Gbit) ; les modules DIMM de DDR5 commercialis\u00e9s actuellement proposent jusqu’\u00e0 64 Go (32 circuits int\u00e9gr\u00e9s de 16 Gbit). Reste que Samsung pr\u00e9voit des circuits int\u00e9gr\u00e9s de 32 Gbit tr\u00e8s prochainement, et que des modules de 1 To devraient voir le jour bien avant 2030 (plut\u00f4t d\u00e9but 2024).<\/p>\n\n\n<\/a>
<\/a>
\n
Des IC de 1 Tbit en 2030<\/h2>\n\n\n\n