Une plateforme ACAP (Adaptive Compute Acceleration Platform) qui surclasse les FPGA.
Xilinx donne des détails sur sa future série Versal Premium de la plateforme Versal ACAP (Adaptive Compute Acceleration Platform). Présentée en 2018, l’ACAP est une nouvelle plateforme de calcul intensif annoncée révolutionnaire, puisqu’elle permet de gérer une plus large variété d’activités (encodage, compression, intelligence artificielle, génome, etc.) que les FPGA classiques. Xilinx prévoit six séries de produits Versal, et comme son nom l’indique, la Versal Premium est dans le haut de gamme.
L’entreprise indique avoir conçu la série Versal Premium pour les réseaux à large bande passante dans des environnements à fortes contraintes spatiales et thermiques. La plateforme Versal Premium offrirait une densité logique de réseau équivalente à celle de 22 FPGA 16 nm. Toujours selon Xilinx, l’ACAP possède jusqu’à 994 Mb (124,25 Mo) de mémoire SRAM embarquée avec une bande passante de 123 To/s, soit près de 10 fois plus que la Tesla V100 de NVIDIA avec ses 14 To/s. Cela permet d’atteindre un débit d’inférence 1,6 fois plus élevé et des performances en détection d’objets 4,6 fois supérieures que les Tesla V100, tout en atomisant les puces Cascade Lake en matière de détection d’anomalies (x65).
Intel dévoile un énorme FPGA avec 43,3 milliards de transistors !
Gravée en 7 nm par TSMC
La plateforme bénéficie d’une gravure en 7 nm par TSMC. Sa conception modulaire associe un processeur ARM Cortex-A72 à double cœur, un processeur ARM Cortex-RF5 à double cœur et un contrôleur PCIe Gen5 qui prend en charge les protocoles CCIX et CXL. La puce intègre également un contrôleur DDR4, des émetteurs-récepteurs PAM4 (jusqu’à 112G), des cœurs Ethernet 600G (jusqu’à 5 Tb/s) et des moteurs crypto 400G (jusqu’à 1,6 Tb/s). La série Premium profite aussi de la connectivité Interlaken, une interface puces à puces standardisée utilisée pour les commutateurs et les routeurs. Xilinx relie ces composants via 14 000 DSP et 3,4 millions de LUTs. Au total, le nombre de cellules logiques est de 7,4 millions. L’interface NOC (Network on Chip) déployée par Xilinx fonctionne à 7pj/b et atteint une vitesse de transfert de 2,2 To/s.
Enfin, pour la composante logicielle, l’entreprise opte pour Vivado et un kit de développement Vitis qui peut être programmé en C, C++ et Python.
Source : Tom’s Hardware US
La dispo est prévue pour 2021 au passage, les délais sont toujours très longs pour les FPGA. Ethernet 600G, voire 800G même, et a terme Ethernet 100G sur une seule connexion optique. Avec en prime la puissance de calcul monstre pour un FPGA, ou ACAP puisque c’est un FPGA “2.0”, ça va faire mal aux FPGAs Intel.